yuforum 发表于 2021-3-20
加载数据中...
安好 发表于 2021-3-20
syf1313113 发表于 2021-3-20
2430658640 发表于 2021-3-20
py2815 发表于 2021-3-20
hcat 发表于 2021-3-20
北斗星的爱 发表于 2021-3-20
1008612 发表于 2021-3-20
神麤詭末 发表于 2021-3-20
呸友 发表于 2021-3-20
yuforum
发表于 2021-3-20
操作数可以是任意的数据类型,只是某些特定的语法结构要求使用特定类型的操作数。
评论列表
加载数据中...
安好
发表于 2021-3-20
评论列表
加载数据中...
syf1313113
发表于 2021-3-20
module test;
//实数
real a, b, c;
c = a + b ;
//寄存器
reg [3:0] cprmu_1, cprmu_2 ;
always @(posedge clk) begin
cprmu_2 = cprmu_1 ^ cprmu_2 ;
end
//函数
reg flag1 ;
flag = calculate_result(A, B);
//非法操作数
reg [3:0] res;
wire [3:0] temp;
always@ (*)begin
res = cprmu_2 – cprmu_1 ;
//temp = cprmu_2 – cprmu_1 ; //不合法,always块里赋值对象不能是wire型
end
endmodule
评论列表
加载数据中...
2430658640
发表于 2021-3-20
Verilog 中提供了大约 9 种操作符,分别是算术、关系、等价、逻辑、按位、归约、移位、拼接、条件操作符。
评论列表
加载数据中...
py2815
发表于 2021-3-20
评论列表
加载数据中...
hcat
发表于 2021-3-20
评论列表
加载数据中...
北斗星的爱
发表于 2021-3-20
评论列表
加载数据中...
1008612
发表于 2021-3-20
(A+B)-C ;
A ? B : C ? D : F ;
A ? B : (C ? D : F) ;
(A ? B : C) ? D : F ;
A ? B : C ? D : F ;
评论列表
加载数据中...
神麤詭末
发表于 2021-3-20
评论列表
加载数据中...
呸友
发表于 2021-3-20
评论列表
加载数据中...